

UTILIZAREA MEDIULUI VIVADO 2020.2 CU KITUL DE DEZVOLTARE XILINX SP701, FPGA SPARTAN 7


Pentru kiturile de dezvoltare SP701 cu FPGA Xilinx Spartan 7 este necesar utilizarea mediului de proiectare Xilinx Vivado. În cazul nostru, avem versiunea 2020.2 care este licențiată pentru SP701.

A. Construirea unui proiect


1. Se deschide mediul Vivado 2020.2




2. Se apasă Create project >




3. Se apasă Next




- Se introduce numele proiectului și se selectează directorul unde se dorește să se salveze. Se apasă apoi Next



- Se selectează RTL Project și se apasă Next




- La ambele ferestre Add Sources și Add Constraints se apasă Next
- Din fereastra Default Part se selectează pagina Boards și apoi se caută în listă Spartan-7 SP701 Evaluation Platform



- La fereastra New Project Summary se apasă Finish.


În acest moment, vedem cum arată fereastra principală a mediului Vivado (2020.2) cu următoarele componente:

1. Flow Navigator și Project Manager unde sunt permise construirea de fișiere noi (surse, design, constrângeri etc) și unde sunt rulate etapele de sinteză și implementare (Generate Bitstream).
2. Fereastra principală, unde putem vizualiza/edita design, constrângeri, cod, simulări sau management resurse FPGA. Aici există partea de Project Manager – Sources unde este permis managementul fișierelor care fac parte din proiect.
3. Fereastra consolă unde este indicat statusul în diferite etape: erori de compilare, erori de sinteză/implementare, info privind resursele alocate în FPGA etc.




B. Construirea și editarea unui fișier cod sursă VHDL


1. Crearea unui fișier VHDL se face prin selectarea Add Sources din Flow Navigator – Project Manager.




2. Se selectează a doua opțiune (Add or create design resources)



3. Din fereastra Add or Create Sources se apasă butonul Create File
4. Se va specifica numele fișierului la File name. Se apasă OK




5. Se va apăsa Finish. În cazul în care se dorește construirea de mai multe fișiere noi se pot repeta pașii 3,4.
6. În fereastra Define Module se introduce numele entității și numele arhitecturii




Tot acolo, în I/O Port Definition se introduc porturile modulului: la Port Name numele portului, Direction selectați direcționalitatea (In, Out, Inout, Buffer), Bus se bifează dacă portul este unul de tip magistrală (pe mai mulți biți), în cazul în care este Bus bifat se scrie poziția bitului MSB iar LSB se lasă în 0. De exemplu dacă vrem un port pe 8 biți atunci MSB este 7 iar LSB este 0.

7. Fișierul VHDL creat este adăugat la fereastra Project Manager – Design Sources (click pe săgeata din dreptul Design Sources)




8. Editarea se face prin deschiderea fișierului (dublu click pe numele lui în Design Sources).
9. **Erorile de sintaxă sunt evidențiate în momentul în care se salvează. Acestea apar subliniate cu roșu. Prin poziționarea mouse-ului pe eroare apar detalii despre ea.**



Trecerea la etapele următoare se face numai dacă în cod nu avem nicio eroare (error-free)!

C. Modul de lucru cu SYSCLK

În cazul în care modulul trebuie să conțină o referință de tip clk (semnal de ceas) atunci trebuie să se țină cont de următoarea particularitate a machetei SP701: SYSCLK-ul este un semnal cu frecvența de 200 MHz de tip diferențial. Utilizarea acestuia într-un sistem în care este nevoie de un CLK (de tip single-end) se face conform schemei următoare:



Componenta IBUFDS convertește cele două intrări de ceas de tip diferențial într-un semnal de ceas single-end dar care se află pe o magistrală globală în interiorul FPGA. Ca să poată fi utilizat într-un modul oarecare trebuie să fie convertit într-un clock „local”. Pentru aceasta se utilizează componenta BUFG. Semnalul Clk poate fi utilizat în oricare dintre modulele care sunt construite.


În VHDL trebuie realizate următoarele pentru a putea fi utilizat SYSCLK:

- Trebuie incluse librăria și pachetul pentru primitivele IBUFDS și BUFG:
`library UNISIM;`
`use UNISIM.VComponents.all;`
- Trebuie declarate în entity cele două intrări de ceas diferențial (aceasta se poate face și în etapa B. 6).
`ClkN, ClkP : in std_logic;`
- Trebuie declarate semnalele ClkG și Clk în zona declarativă arhitectură.
`signal ClkG, Clk : std_logic;`
- Trebuie alocate cele două componente IBUFDS și BUFG în interiorul arhitecturii astfel:


```
IBUFDS_inst : IBUFDS
generic map (
    DIFF_TERM => FALSE,
    IBUF_LOW_PWR => TRUE,
    IOSTANDARD => "DEFAULT")
port map (
    O => ClkG,
    I => ClkP,
    IB => ClkN
);
BUFG_inst : BUFG
port map (
    O => Clk,
    I => ClkG
);
```

D. Alocarea constrângerilor


O etapă care trebuie făcută înainte de sinteză și implementare este cea de alocare a constrângerilor de tip pini fizici FPGA care trebuie alocați fiecărui port. La alocarea acestor pini se ține cont de dispozitivul la care aceștia sunt conectați și care se dorește conectat la un port.




Construirea unui fișier de constrângeri XDC se realizează prin click Add sources din Flow navigator - Project Manager:



Selectarea primei opțiuni (Add or create constraints):



Se apasă Create File, se introduce numele fișierului se apasă OK și apoi Finish.



Fișierul de constrângeri creat este adăugat la fereastra Project Manager – Design Sources (click pe săgeata din dreptul Constraints).

În interiorul fișierului de constrângeri sunt scrise (text) constrângerile care sunt alocate într-un format denumit script Tcl. Fișierul sp701_rev1.0_U1.xdc atașat la această anexă conține toate constrângerile care pot fi alocate pe SP107.

O constrângere este de obicei scrisă în acest mod:

```
set_property PACKAGE_PIN AA20 [get_ports "GPIO_SW_C"] ;# Bank 13 VCC0 - VCC0_1V8 - IO_L2P_T0_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_C"] ;# Bank 13 VCC0 - VCC0_1V8 - IO_L2P_T0_13
```

nume pin fizic nume port modul

standard port comentariu se introduce cu #

Fișierul sp701_rev1.0_U1.xdc atașat la această anexă conține nume de porturi asociate cu dispozitive – semnale existente pe machetă din care le-am extras pe următoarele, cele mai uzuale:

SYSCLK:

```
set_property PACKAGE_PIN AE7 [get_ports "SYSCLK_N"] ;# Bank 33 VCCO - VCCO_2V5 - IO_L17P_T2_33
set_property IOSTANDARD LVDS_25 [get_ports "SYSCLK_N"] ;# Bank 33 VCCO - VCCO_2V5 - IO_L17P_T2_33
set_property PACKAGE_PIN AE8 [get_ports "SYSCLK_P"] ;# Bank 33 VCCO - VCCO_2V5 - IO_L17N_T2_33
set_property IOSTANDARD LVDS_25 [get_ports "SYSCLK_P"] ;# Bank 33 VCCO - VCCO_2V5 - IO_L17N_T2_33
```



Butoane (microswitch-uri) dispuse N (Sus), S (Jos), E (Dreapta), W (Stânga) sau C (central) (poziția 20) pe machetă:

```
set_property PACKAGE_PIN AA20 [get_ports "GPIO_SW_C"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L2P_T0_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_C"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L2P_T0_13
set_property PACKAGE_PIN AB20 [get_ports "GPIO_SW_E"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L3N_T0_DQS_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_E"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L3N_T0_
set_property PACKAGE_PIN AB22 [get_ports "GPIO_SW_N"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L4N_T0_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_N"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L4N_T0_13
set_property PACKAGE_PIN AC22 [get_ports "GPIO_SW_S"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L9P_T1_DQS_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_S"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L9P_T1_
set_property PACKAGE_PIN AF23 [get_ports "GPIO_SW_W"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L24P_T3_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_SW_W"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L24P_T3_13
```

Comutatoare (poziție ON-OFF) dispuse pe 2 barete a câte 8 comutatoare pe fiecare, poziția 21 pe machetă. SW10 este bareta din dreapta iar SW12 este bareta din stânga. Butonul 0 este butonul din stânga de pe bareta SW12, butonul 7 este butonul din dreapta de pe bareta SW12, butonul 8 este în stânga pe bareta SW10 iar butonul 15 este în dreapta pe bareta SW10.


```
set_property PACKAGE_PIN AD21 [get_ports "GPIO_DIP_SW_B0"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L13N_T2_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B0"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L13N_T
set_property PACKAGE_PIN AF22 [get_ports "GPIO_DIP_SW_B1"] ;# Bank 13 VCCO - VCCO_1V8 - IO_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B1"] ;# Bank 13 VCCO - VCCO_1V8 - IO_
set_property PACKAGE_PIN AE22 [get_ports "GPIO_DIP_SW_B2"] ;# Bank 13 VCCO - VCCO_1V8 - IO_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B2"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L19P_
set_property PACKAGE_PIN AE23 [get_ports "GPIO_DIP_SW_B3"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L19N_T3
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B3"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L19N_
set_property PACKAGE_PIN AF25 [get_ports "GPIO_DIP_SW_B4"] ;# Bank 13 VCCO - VCCO_1V8 - IO_25_13
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B4"] ;# Bank 13 VCCO - VCCO_1V8 - IO_25_13
set_property PACKAGE_PIN AE25 [get_ports "GPIO_DIP_SW_B5"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L2
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B5"] ;# Bank 13 VCCO - VCCO_1V8 - IO_
set_property PACKAGE_PIN AD25 [get_ports "GPIO_DIP_SW_B6"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L15P_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B6"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L15P_
set_property PACKAGE_PIN AC24 [get_ports "GPIO_DIP_SW_B7"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L10P_T1_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B7"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L10P_T
set_property PACKAGE_PIN AC23 [get_ports "GPIO_DIP_SW_B8"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L9N_T1_D
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B8"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L9N_T1
set_property PACKAGE_PIN AD23 [get_ports "GPIO_DIP_SW_B9"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L14P_T2_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B9"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L14P_T
set_property PACKAGE_PIN AC21 [get_ports "GPIO_DIP_SW_B10"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L8N_T1
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B10"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L8N_T
set_property PACKAGE_PIN AB21 [get_ports "GPIO_DIP_SW_B11"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L4P_T0
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B11"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L4P_T
set_property PACKAGE_PIN AA19 [get_ports "GPIO_DIP_SW_B12"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L1N_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B12"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L1N_
set_property PACKAGE_PIN AB19 [get_ports "GPIO_DIP_SW_B13"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L3P_T0_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B13"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L3P_T
set_property PACKAGE_PIN AE17 [get_ports "GPIO_DIP_SW_B14"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L17P
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B14"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L17P_
set_property PACKAGE_PIN AF15 [get_ports "GPIO_DIP_SW_B15"] ;# Bank 13 VCCO - VCCO_1V8 - IO_L21P_
set_property IOSTANDARD LVCMOS18 [get_ports "GPIO_DIP_SW_B15"] ;# Bank 13 VCCO - VCCO_1V8 - IO_
```

LED-urile se află pe poziția 19 pe machetă:

```
set_property PACKAGE_PIN J25 [get_ports "GPIO_LED0"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L16N_T2_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED0"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L16N_T2_15
set_property PACKAGE_PIN M24 [get_ports "GPIO_LED1"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L24N_T3_RS0_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED1"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L24N_
set_property PACKAGE_PIN L24 [get_ports "GPIO_LED2"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L22P_T3_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED2"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L22P_T3_1
set_property PACKAGE_PIN K25 [get_ports "GPIO_LED3"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L19N_T3_VREF_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED3"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L19N_
set_property PACKAGE_PIN K26 [get_ports "GPIO_LED4"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L20P_T3_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED4"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L20P_T3_15
set_property PACKAGE_PIN M25 [get_ports "GPIO_LED5"] ;# Bank 15 VCCO - VCCO_3V3 - IO_25_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED5"] ;# Bank 15 VCCO - VCCO_3V3 - IO_25_15
set_property PACKAGE_PIN L25 [get_ports "GPIO_LED6"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L22N_T3_15
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED6"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L22N_T3_15
set_property PACKAGE_PIN H22 [get_ports "GPIO_LED7"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L12P_T1_
set_property IOSTANDARD LVCMOS33 [get_ports "GPIO_LED7"] ;# Bank 15 VCCO - VCCO_3V3 - IO_L12P
```

E. Sinteza, implementarea și generarea fișierului de configurații (fișierul .bit)

Toate aceste etape se rulează prin click pe Generate BitStream în FlowNavigator - Program and Debug




Se apasă Yes și apoi OK. Etapa poate dura câteva minute sau chiar mai mult în funcție de complexitatea proiectului. În timpul rulării etapei, fereastra consolă este actualizată cu status-ul rulării. Dacă avem erori în această etapă acestea trebuie depanate.

La finalizarea acestei etape se selectează Open Hardware Manager (fie în stânga Flow Navigator - Program and Debug fie în fereastra de confirmare finalizare etapă).

F. Descărcarea configurației .bit în machetă

La deschiderea Open Hardware Manager în partea de sus a ferestrei avem opțiunea de conectare la machetă.

testCk - [G:\Proiecte\testCk\testCk.xpr] - Vivado 2020.2



Se dă click pe Open target și apoi se selectează Auto connect.

După conectare opțiunile disponibile se schimbă în Program device și Refresh device. Se dă click pe Program device. În mod normal, ar trebui să apară în câmpul Bitstream file calea către fișierul bit care a fost creat în etapa E. Se apasă Program – în acest moment pe placă ar trebui să fie aprins LED-ul albastru care arată că programarea s-a efectuat cu succes.

